Anahtar sayısı azaltılmış çok seviyeli inverterlerde seçici harmonik eliminasyonu
| dc.contributor.advisor | Karaca, Hulusi | |
| dc.contributor.author | Bektaş, Enes | |
| dc.date.accessioned | 2019-01-14T08:15:43Z | |
| dc.date.available | 2019-01-14T08:15:43Z | |
| dc.date.issued | 2015-12-28 | |
| dc.department | Enstitüler, Fen Bilimleri Enstitüsü, Elektrik Elektronik Mühendisliği Ana Bilim Dalı | en_US |
| dc.description.abstract | Elektrik enerjisinin farklı şekillere dönüştürülmesi güç elektroniğinin en temel çalışma alanıdır. Dönüştürücü türlerinden biri olan DC-AC inverterlerde sabit DC gerilim, değişken frekanslı ve genlikli AC gerilime dönüştürülmektedir. İnverter çıkışında talep edilen güç ve gerilimin artması ile klasik inverterde yarı iletken anahtar üzerindeki gerilim stresi artmakta ve bu durum giriş gerilimi ve akımında dalgalanmalara yol açmaktadır. Bu nedenle orta gerilim seviyesine dayanabilen anahtar çeşidi üretilemediği için özellikle yüksek güç ve orta gerilim seviyesinde çok seviyeli inverter kullanımı yaygınlaşmıştır. Çok seviyeli inverterlerde seviye sayısının artması ile çıkış gerilimi saf sinüzoidal forma daha da yaklaşmaktadır. Ancak seviye sayısının artması, çok seviyeli inverter bünyesinde bulunan yarı iletken elemanın sayısının artmasına ve dolayısıyla sürücü donanımının daha karmaşık olmasına yol açmaktadır. Bunun sonucu olarak inverter boyutu ve maliyeti artmaktadır. Bu dezavantajın üstesinden gelmek için çok seviyeli inverterlerde anahtar sayısının azaltılması üzerinde yoğun çalışmalar yapılmaktadır. İnverter maliyetini ve boyutunu olumsuz etkileyen faktörlerden biri de çıkışta ihtiyaç duyulan alçak geçiren filtrelerdir. Çıkışta harmoniksiz saf bir sinüzoidal gerilim üretilmesi için filtre kullanımı zorunludur. Seçici harmonik eliminasyonu (SHE) tekniği, çıkıştaki bazı istenilen harmoniklerin yok edilmesine olanak sağlar. Bir fazlı gerilim için 3 ve sonrasındaki tek harmoniklerin yok edilmesi sayesinde çıkışta ihtiyaç duyulan filtre kondansatör değeri düşürülebilir. Bu tez çalışmasında, öncelikle literatürde kullanılan anahtar sayısı azaltılmış çok seviyeli inverter devre yapıları incelenmiş ve yarım köprü modüllü çok seviyeli inverter yapısının pratik olarak gerçekleştirilmesi amaçlanmıştır. Harmonik minimizasyonlu dalga genişlik modülasyonu (HMDGM) ve SHEDGM tekniği uygulanan devre yapısı için çıkış geriliminin toplam harmonik distorsiyonu (THD) ölçülmüştür. HMDGM metodu için gerekli olan anahtarlama açıları trigonometrik bir denklem ile hesaplanırken SHEDGM metodu için anahtarlama açıları genetik algoritma (GA) kullanılarak elde edilmiştir. GA tabanlı SHEDGM'nin THD açısından daha iyi bir performans verdiği simülasyon ve deneysel sonuçlar ile kanıtlanmıştır. | en_US |
| dc.description.abstract | Transforming electric power to different forms is the basic working area of power electronics. In DC-AC inverter which is type of power converters, constant DC voltage is converted to AC voltage having variable frequency and amplitude. With rising of desired power and voltage in the output, voltage stress on semiconductor switches increases and this event causes to distortion in input voltage and current. Therefore, especially in high power and medium voltage levels multilevel inverter usage have become popular because type of semiconductor switch which withstands the medium voltage levels can't be produced. The output voltage approaches to pure sinusoidal waveform with level rising mostly, in multilevel inverters. But increment of level leads to improvement of semiconductor power switches and so, makes hardware more complicated. For this reason, the hardware cost and size of inverter has multiplied. To overcome this disadvantage, intensive research have been done on reducing of switches number with multilevel inverters. One of the consideration that affects inverter cost and size is low pass filters needed in output. Using of filters is obligation so as to generate pure sinusoidal voltage with non-harmonic contents. Selective harmonic elimination (SHE) technique make elimination of desired harmonics possible. For 1- phase voltage, capacitor rate in filter needed in output can be reduced by elimination of 3. and other odd harmonics. In this thesis, structures of multilevel inverter with reduced number of switches used in literature have been analyzed and it has been aimed at implementation of multilevel inverter with half bridge modules practically. Total harmonic distortion (THD) results have been measured for structure of inverter to which Harmonic minimization technique pulse width modulation (HMPWM) and Selective harmonic elimination pulse width modulation (SHEPWM) is applied. Switching angles needed for SHEPWM has been obtained by using genetic algorithm (GA) while switching angles needed for HMPWM is calculated by trigonometric equation . It has been observed with simulations and experimental results that GA based SHEPWM provides better performance in THD. | en_US |
| dc.identifier.citation | Bektaş, E. (2015). Anahtar sayısı azaltılmış çok seviyeli inverterlerde seçici harmonik eliminasyonu. Selçuk Üniversitesi, Yayımlanmış yüksek lisans tezi, Konya. | en_US |
| dc.identifier.uri | https://hdl.handle.net/20.500.12395/14315 | |
| dc.language.iso | tr | en_US |
| dc.publisher | Selçuk Üniversitesi Fen Bilimleri Enstitüsü | en_US |
| dc.relation.publicationcategory | Tez | en_US |
| dc.rights | info:eu-repo/semantics/openAccess | en_US |
| dc.selcuk | 20240510_oaig | en_US |
| dc.subject | Anahtar sayısı azaltma | en_US |
| dc.subject | Çok seviyeli inverter | en_US |
| dc.subject | Harmonik minimizasyonlu darbe genişlik modülasyonu | en_US |
| dc.subject | Seçici harmonik eliminasyonu | en_US |
| dc.subject | Reduced number of switches | en_US |
| dc.subject | Multilevel inverter | en_US |
| dc.subject | Harmonic minimization pulse width modulation | en_US |
| dc.subject | Selective harmonic elimination | en_US |
| dc.title | Anahtar sayısı azaltılmış çok seviyeli inverterlerde seçici harmonik eliminasyonu | en_US |
| dc.title.alternative | Selective harmoic elimination in multilevel inverters with reduced number of switches | en_US |
| dc.type | Master Thesis | en_US |
